Verilog - VHDL 相互変換　 v2v

V2V = VHDL2Verilog / Verilog2VHDL

H D L 言語トランスレータ − ビヘービアル、R T L 、ストラクチュアルどの水準も高度にサポート

SynaptiCAD社 の「v 2 v 」の特長

• 厳格な文法チェックの上、単純な文法上の変換ではなく「機能等価」変換をほとんどの合成可能構文と、多くの合成可能でない構文もサポート−業界最高水準
• 多くの実績 − ASIC 設計の現場とASIC ベンダーに多くのユーザ
• サポートされない構文に対しては、変換のガイドラインを出力しながら、極力最後まで変換
• シミュレーションのためか、合成のためかでの変換の最適化指定が可能
• インデントでフォーマットされ、コメントを維持した読みやすい出力
• IEEE1364(Verilog)、IEEE1076-87/93(VHDL)に準拠
• Verilog-HDL、VHDL 相互変換が可能 （商品：VHDL2Verilog とVerilog2vhdl）
• 広い動作環境 − Solaris、HP-UX、Windows NT

資料

日本語V2Vbro1J.pdfへのリンク
日本語V2V1ppt.pdfスライドへのリンク

English translation: VHDL Verilog Bidirectional translator