ZIPcores IP 提供物について

1.IPコアは合成可能なVHDLソースコード

ZIPcores社のIPコアは、 Xilinx® ISE, Altera® Quartus, Synplify®,Synopsys®等の合成ツールと互換性のある明瞭で読みやすいVHDLソースコードとして提供されます。

2.VHDLテストベンチ

全てのIPコアは、そのインスタンスを含む完全なVHDLテストベンチとともに供給されます。それぞれのテストベンチは入力と出力のテストベクタ生成するテキストファイルで、必要なものが全て揃っています。
全てのテストベンチは、Mentor GraphicsのModelsim®でテスト済みです。

3.わかりやすいPDFデータシート

全てのコアには、理解しやすいデータシートが付属します。データシートには、ZIPcores IPの長所を完全に引き出すのに必要な全てのものが含まれています。
それぞれのデータシートには次のようなトピックがあります。

- Block diagrams
- Key design features
- Example applications
- Pin-out descriptions
- Functional specifications
- Functional descriptions
- Generic parameter descriptions
- Functional timing diagrams
- Performance data
- VHDL source file descriptions
- Functional testing and how to test your core
- Synthesis Results and strategy

4.単一サイトでのIPライセンス契約（Single-site IP Licensing Agreement）

販売される全てのコアに、ZIPcores IPの使用に関する法的な見地の概要であるZIPcores IP License Agreementが含まれています。 ZIPcores IPの使用は厳密にこの文書の条項および条件に拘束されます。 こちらのライセンス をよくご覧いただきますようお願い致します。